概念依存理論

[拼音]：zengqiangxing yu haojinxing jinsh yanghuawubandaoti jicheng dianlu

[英文]：enhancement / depletion MOS integrated circuit

耗盡型MOS電晶體用作負載管，增強型MOS電晶體用作驅動管組成反相器（圖1），並以這種反相器作為基本單元而構成各種積體電路。這種積體電路簡稱E/D MOS。

特點

E/D MOS電路的速度快，電壓擺幅大，整合密度高。MOS反相器的每級門延遲取決於負載電容的充電和放電速度。在負載電容一定的條件下，充電電流的大小是決定反相器延遲的關鍵因素。各種MOS反相器的負載特性見圖2。在E/D MOS反相器中，作為負載的耗盡型管一般工作在共柵源（柵與源相連，其電壓uGS＝0）狀態。把耗盡型MOS電晶體的輸出特性IDS～VDS曲線，沿縱軸翻轉180o，取出其中uGS＝0的曲線，即可得到E/D MOS反相器的負載（圖2）。E/D MOS反相器具有接近於理想恆流源的負載特性。與E/E MOS反相器(負載管和驅動管都用增強型MOS電晶體的)相比，同樣尺寸的理想E/D MOS電路，可以獲得更高的工作速度，其門延遲(tpd)可減少至十幾分之一。由於耗盡型管存在襯偏調製效應，E/D MOS反相器的負載特性變差，tpd的實際改進只有1/5～1/8。此外，由於E/DMOS反相器輸出電壓uo沒有閾電壓損失，最高輸出電壓uo可達到電源電壓UDD=5伏(圖1)。因此，比飽和負載E/E MOS反相器的電壓擺幅大。另一方面，由於E/D MOS反相器的負載特性較好，為了達到同樣的門延遲，E/D MOS反相器的負載管可以選用較小的寬長比，從而佔用較少的面積;為了得到相同的低電平，E/D MOS反相器的βR值

也比E/E MOS反相器的βR值小些。與E/E MOS電路相比，E/D MOS電路的整合密度約可提高一倍。

結構與工藝

只有合理的版圖設計和採用先進的工藝技術，才能真正實現E/D MOS電路的優點。圖3是E/D MOS反相器的剖面示意圖。E/DMOS電路的基本工藝與 NMOS電路類同（見N溝道金屬-氧化物-半導體積體電路）。其中耗盡管的初始溝道，是通過砷或磷的離子注入而形成的。為了使負載管的柵與源短接，在生長多晶矽之前，需要進行一次“埋孔”光刻。先進的 E/D MOS的結構和工藝有以下特點。

（1）準等平面：引用氮化矽層實現選擇性氧化，降低了場氧化層的臺階；

（2）N溝道器件:電子遷移率約為空穴遷移率的三倍，因而N溝道器件有利於提高導電因子；

（3）矽柵自對準：用多晶矽作柵，可多一層佈線。結合自對準，可使柵、源和柵、漏寄生電容大大減小。

採用準等平面、 N溝道矽柵自對準技術製作的 E/D MOS電路，已達到tpd≈4納秒，功耗Pd≈1毫瓦，整合密度約為300門／毫米2。E/D MOS電路和CMOS電路是MOS大規模積體電路中比較好的電路形式。CMOS電路（見互補金屬-氧化物-半導體積體電路）比E/D MOS電路的功耗約低兩個數量級，而E/D MOS電路的整合密度卻比CMOS電路約高一倍，其工藝也比CMOS電路簡單。E/D MOS電路和CMOS電路技術相結合，是超大規模積體電路技術發展的主要方向。