釩鐵

[拼音]：geli jishu

[英文]：isolation technique

實現單片積體電路內各元件之間有效電絕緣的技術。

雙極型積體電路隔離法

主要有PN接面隔離、介質隔離和兩者混合隔離三類。

（1）PN接面隔離：利用反向偏壓下PN接面的高阻特性實現隔離的方法。這是最常用的一種隔離方法。以 NPN電晶體為主的雙極型積體電路的典型工序是，先在P型單晶片上選擇擴散N+埋層，再生長N型外延層，氧化後進行光刻，暴露出隔離區（元件區以外部分）。接著，向隔離區內擴散P型雜質直至與P型襯底連通。這樣，上述N型外延層就被P型襯底和隔離區分割成一個個小島，通常稱作隔離島（圖中a）。然後，在島內製作電阻、電晶體等元件。P型襯底通常接電路中的最低電位，因而保證了島邊界上的PN接面處於反向偏置。這樣，PN接面的反向勢壘就將各元件有效地隔離。PN接面隔離的優點是工序簡單、成本低；缺點是它的結電容大，高頻效能差，存在著較大的PN接面反向漏電和寄生電晶體效應。

（2）介質隔離：用電絕緣效能良好的電介質（如二氧化矽）使元件間彼此電絕緣的隔離方法。它通過氧化、刻槽、埋層擴散、澱積二氧化矽和多晶矽，並經磨、拋背面的單晶等工序完成隔離（圖中 b）。此法以二氧化矽作絕緣層，具有隔離耐壓高（大於200伏）、漏電小（一般僅皮安量級）、寄生電容小、無寄生電晶體效應等優點，適用於製作耐壓高、速度快的積體電路。缺點是工藝複雜，研磨工序難以精確控制，整合度不高。

（3）介質和PN接面混合隔離：這種方法的特點是島側壁為介質隔離，底部為PN接面隔離。典型的是等平面隔離，也稱氧化物隔離或區域性氧化隔離。此法是用氧化速度極慢的氮化矽掩蔽島區進行選擇氧化，使隔離區生成厚二氧化矽實現島側壁隔離。主要工序是在已擴散N+埋層的單晶上生長一層1～2微米的薄外延層；然後澱積二氧化矽和氮化矽，經光刻暴露出隔離區並挖槽，使其深度約為外延層厚度的一半。隨後，熱氧化生長厚二氧化矽層，將槽填平並使各島隔離（圖中 c）。此法的特點是矽片表面平坦，適用於微細線條光刻，整合度高，隔離島電容小。此外，利用改進的等平面工藝還能製作所謂壁圍發射極結構的小尺寸電晶體，使電路的效能大大改善。等平面隔離方法廣泛地應用在許多高速大規模雙極儲存器和亞毫微秒數字邏輯電路的製造。混合隔離的另一種方法是垂直各向異性腐蝕隔離。各向異性腐蝕液（如聯氨水溶液）對(100)晶面矽的腐蝕速率比對（111）晶面矽的快（約快30倍）。垂直各向異性隔離就是利用這一特性在表面為(100)晶面的矽片上，將隔離區腐蝕成V形槽並穿透外延層使之實現島側壁隔離（圖中 d）。V 形槽的側壁與表面的夾角為54.7°，這使表面起伏不平。為了防止金屬佈線斷裂，可採用樑式引線，也可以用多晶矽填充V形槽使表面平坦。V形槽隔離的主要優點是隔離區基本無橫向擴張，整合度高，隔離島電容小。此外，還有U形槽隔離，或深溝隔離，它採用反應離子刻蝕技術將隔離區腐蝕成具有垂直壁的U形槽，然後通過氧化、澱積多晶矽、等離子刻蝕等工序將槽填平並實現隔離（圖中 e）。由於隔離區的壁是垂直的，槽區可做得很窄，同時還有效地減少了等平面隔離所固有的鳥嘴結構的影響，從而大大提高整合度。此法適用於超大規模積體電路的製造。

除這幾種主要隔離方法外，還有集電極擴散隔離、對通隔離、摻金隔離、多晶矽隔離、自隔離、雙外延介質隔離、空氣隔離、陽極氧化隔離、多孔矽隔離等方法，但應用並不普遍。

MOS 型積體電路隔離法

原則上，MOS 積體電路各元件、器件之間是自隔離的。為了避免金屬連線下的電晶體導通和漏電，對場區仍有特殊的要求。通常，場區的開啟電壓比電路中所能出現的最高電壓（包括自舉電路中可能的電壓）高得多時，才能實現有效的隔離。通用的辦法是，通過等平面工藝加厚場區的氧化層（比柵氧化層厚10～20倍），同時通過離子注入使場區摻雜比襯底摻雜濃度提高1～2個數量級。對於CMOS電路（見互補金屬-氧化物-半導體積體電路），由於存在P溝和N溝兩種MOS電晶體，還需要製作專門的阱（N阱或P阱）加以隔離。這部分隔離實際上是PN接面隔離，因此會引起寄生PNPN閘流-閘鎖效應（見PNPN閘流管），須在設計時加以考慮。

SOS電路製作在藍寶石絕緣襯底上，元件的隔離通過刻蝕掉元件區外的矽外延薄層實現。採用這種隔離技術的寄生效應最小。

砷化鎵電路以半絕緣材料為襯底。在有導電外延層的情況下，採用腐蝕掉隔離區導電層的辦法實現隔離。在以選擇性離子注入形成島區的平面工藝中，毋需另加隔離工序，半絕緣的襯底本身就起著隔離作用。