航空發動機試驗
[拼音]：weidianzi jishu
[英文]：microelectronic technology
隨著積體電路，尤其是超大規模積體電路而發展起來的一門新的技術學科。微電子技術包括系統和電路設計、器件物理、工藝技術、材料製備、自動測試，以及封裝、組裝等一系列專門的技術。微電子技術是微電子學中的各項工藝技術的總和。微電子學研究的物件十分廣泛，除各種積體電路（單片積體電路、薄膜電路、厚膜電路和混合積體電路）外，還包括整合磁泡、整合超導器件和整合光電子器件等。
簡史
微電子技術是在電子電路和系統的超小型化和微型化過程中逐漸形成和發展起來的。第二次世界大戰中、後期，由於軍事需要，對電子裝置提出了不少具有根本意義的設想，並研究出一些有用的技術。例如，用電阻墨水和銀漿按圖形在陶瓷襯底上用網印法制造電阻陣列和連線的方法。利用腐蝕方法成批製作電路連線的技術，經過不斷演變成為後來的印製電路製版技術；而用腐蝕方法獲得的金屬化圖案的思想，後來也為積體電路所採用。1947年，電晶體的發明，後來又結合印製電路組裝，使電子電路在小型化方面前進了一大步。40年代末到50年代初，人們提出電路元件的概念，當時稱為電子模組，即有固定功能的微模元件。到1958年前後已研究成功以這種元件為基礎的混合組件(混合積體電路)。這種微型元件只能構成元件數不多的較簡單的單元電路，成本和可靠性還不能與積體電路相比。
積體電路的主要工藝技術，是在50年代後半期矽平面電晶體技術和更早的金屬真空塗膜等技術基礎上發展起來的。在改善鍺高頻臺式管效能的基礎上，矽擴散電晶體於1955年製成。此後，由於擴散掩蔽和保護PN接面的需要，人們開始對矽(Si)上二氧化矽(SiO2)生長工藝及其效能進行研究，並在1959年前後實現了矽平面工藝，試製出矽平面型電晶體。同年還製成了第一個矽單片積體電路（一個移相振盪電路，由一個張弛振盪器和RC分佈迴路組成）。隨後於1961年出現了矽雙極型積體電路產品，即電阻-電晶體邏輯電路。1962年，生產出電晶體-電晶體邏輯電路和發射極耦合邏輯電路。1960年，MOS場效應電晶體問世；1962年，MOS積體電路出現。由於MOS電路在高密度整合方面的優點和積體電路對電子技術的影響，積體電路的發展越來越快。1969年，研製成屬於大規模整合的單片MOS1024位隨機儲存器；MOS計算器和微處理器也於1970和1971年相繼問世。從此，微電子技術進入了以大規模積體電路為中心的新階段。
進入70年代以後，微電子技術的進展十分迅速，這首先表現在工藝技術方面。
（1）微細加工技術：由於引用了電子束製版、投影曝光、矽片上的直接分步重複技術和幹法刻蝕等工藝， 最小的光刻線條已達到 1微米左右。
（2）摻雜工藝：由擴散方法轉變到全部用離子注入的方法。
（3）多晶矽技術、等平面工藝、化學汽相澱積工藝、新的隔離方法、多層佈線以及各種低溫加工工藝等被先後採用，從而使加工精度大大提高。
（4）矽片質量的改進使芯片面積(有的已達到50～60毫米2)、加工矽片的直徑(已達到120～150毫米)和每批加工矽片的數量(可達200～300片)都大大提高。積體電路的效能-價格比得以持續、大幅度地增長。隨著整合密度日益提高，積體電路已向整合系統發展，電路的設計也日益複雜、費時和昂貴。實際上，如果沒有計算機的輔助，較複雜的大規模積體電路的設計是不可能的。70年代以來，積體電路利用計算機的設計有很大的進展。製版的計算機輔助設計、器件模擬、電路模擬、邏輯模擬、佈局、佈線的計算機輔助設計等程式，都先後研究成功，並發展成為包括校核、優化等演算法在內的混合的計算機輔助設計，乃至整套設計的計算機輔助設計系統。積體電路製造的計算機管理，也已開始實現。此外，與大規模整合和超大規模整合的高速發展相適應，有關的器件物理、材料科學和技術、測試科學和計算機輔助測試、封裝技術和超淨室技術等都有重大的進展。
以金屬掩蔽蒸發為主的薄膜電路技術，從60年代以來也在逐步發展。例如，電阻的鐳射修正技術，可使鎳-鉻電阻網路做得十分精確，對線性積體電路有重要意義。薄膜混合整合仍是微波積體電路的主要技術。此外，磁泡、超導器件和光電整合等技術，有的在70年代已基本成熟（如磁泡），只因成本或某些技術問題而未推廣應用；有的則已付諸應用（如電荷耦合器件光電陣列）。
工藝技術
積體電路晶片加工主要工藝有：矽片製備、光刻掩模製造（見掩模製作技術）、光刻（見光刻技術、刻蝕工藝）、薄膜技術（見真空蒸發工藝、濺射工藝、化學汽相澱積工藝、外延生長、藍寶石上外延矽工藝）、半導體摻雜技術(見離子注入摻雜工藝)。在比較複雜的電路如超大規模積體電路的製作過程中，不僅每道工序要求十分精確，而且各道工序的配合要求十分嚴密。例如，用一種精密的曝光機只能把正確的掩模影象投影到矽片的膠膜上。但是，光在膠膜中的干涉等現象控制不好，會使刻蝕出的影象解析度下降，所以要求膠膜的厚度有準確的配合。又如，離子注入後的雜質分佈經過積體電路製造中隨後各步加熱工序會發生變化，為取得決定器件效能的最後復質分佈，需要考慮各個工序的相互影響。不僅要知道每一種工藝的精確規律，而且要求各道工序相互配合。為此，需要在實驗和經驗基礎上依靠計算機模擬程式進行協助，這就是工藝計算機模擬。
設計、測試、封裝和組裝
在微電子電路製造過程中，設計、測試、封裝和組裝也是重要環節。
設計
微電子系統和電路的設計概念，與分立元件電路的設計概念有原則上的不同。例如，設計一個分立元件電路，常常要考慮節省有源元件，使系統的功耗、體積、成本下降。但對超大規模積體電路，增加電晶體數目往往並不會增加很多麻煩，可通過版圖來實現，其他工序並不增加。但是，由於空間的限制，佈線問題卻十分突出，必須儘量減少連線。微電子系統和電路的設計必須緊密聯絡器件、版圖、工藝製造等整個過程來統一考慮。實際上，系統、電路、器件、測試圖案和版圖是結合工藝條件一起設計的。設計不僅要求功能正確、效能好、可靠性有保證，而且要儘量使芯片面積減小。微電子整合晶片一經制出就無法除錯。除錯工作包括校核、優化等，必須在設計過程中由軟體來執行。整合系統或電路晶片一般是大批量生產的，所以，設計的好壞影響極大。為此，微電子系統或電路要依靠計算機輔助進行設計。除了研究邏輯、電路、時序、工藝、器件和版圖等各項計算機輔助設計程式以外，把這些程式結合在一起，加入各步的校核和優化程式，用一個統一的資料庫和管理系統來指揮執行，也就是組成一個大規模或超大規模整合的設計系統，使設計全部自動化。現代超大規模整合和大規模整合按設計方法可分為大批量生產的常用電路和按使用者需要設計的定製積體電路兩大類。前一類產品如儲存器、微處理機等需要量大，產值很高，需要十分精細的設計，力求面積最小，效能最好，而成品率又最高。在這類產品的設計中迄今仍有許多人工介入，各類計算機程式主要是輔助。後一類產品用量較小，製造成本、芯片面積往往不是主要的，而設計和製造週期及其成本則是主要的。邏輯電路有三種設計方法。
（1）母片法：由工廠設計含有一定數量（幾百以至幾千）的閘電路或觸發器等單元電路，排成陣列。晶片中所有單元尺寸全部一致，晶片大小對一定的型號也是固定的。陣列周圍往往還設計有一定數量的輸入輸出電路或其他介面電路，陣列間設定了一定的佈線通道。使用者（或委託廠家）可以按需要選定特定型號的晶片，然後利用佈線程式選定單元並進行佈線，以取得具有所需功能的積體電路晶片。只需按使用者實際需要進行佈線設計和製作特定的版，所以，這種電路也叫作半使用者電路。由於使用者設計是以已有的基本陣列晶片為基礎的，這種設計方法叫作母片法。通常的門陣列晶片就是按這種方法設計的。
（2）多元胞法：其單元可以是有一定數量的門、觸發器和其他功能塊，版圖儲存在資料庫中。晶片中單元結構及其排布有一定的規則，如單元寬度必須相同，長度可以任意，必須按行排列，引線頭分別在單元的一側或兩側等。這些規定都是為了簡化佈線。人們可以根據使用者的需要，呼叫庫中的各種單元和功能塊，然後利用程式進行佈局和佈線，實現最後的晶片設計。多元胞法的設計靈活性顯然比母片法高。晶片上沒有空餘單元，所以，晶片利用率也比一般門陣列要高。
（3）任意元胞法（積木塊法）：此法對單元沒有形狀大小的限制，因而靈活性和晶片利用率更高。但佈局、佈線的演算法更復雜，實際上還處於研究階段。
測試
微電子學系統，如超大規模整合系統，其晶片功能的檢測和效能測定是一項專門的技術。作為高度密集化的電路，由於設計或工藝問題，可能出現大多數功能合格而個別特殊功能達不到要求的情況，不可能對單塊整合系統晶片逐級檢測，另外在大批量生產中不可能對一個複雜系統在不同條件下的各種功能（如一個儲存器的各種存取方式）都測試檢驗。因此，在設計時就應做到確保晶片功能完全並正確，同時設計好檢測的圖式，用一定的演算法確定檢測哪些功能以保證多大比例的準確性等。測試這樣複雜的功能和效能必須在計算機輔助之下進行，稱為計算機輔助測試。
封裝和組裝
小規模積體電路有的封裝在像電晶體的管殼中或扁平封裝中。對於引出頭較多的大規模積體電路或超大規模積體電路，多采用雙列直插式封裝或其他特殊的封裝。晶片粘結或燒焊在封裝的基座上，晶片上的引出焊接塊和基座焊塊（與管腳相連）用鋁絲或金絲通過超聲或熱壓焊聯結。壓焊的強度對可靠性有很大影響。管殼一般有塑料和陶瓷兩種，後者為氣密封裝，常用於可靠性要求較高的裝置中。此外，還有一些獨特的組裝形式，例如，把需要的積體電路晶片和子系統直接倒覆在高一級整合的基片上（如布有連線的陶瓷片）。此基片上有相應的焊塊恰巧與晶片中焊塊相吻合，然後通過球形焊料一次焊接完成，就成為一個較大的子系統，再裝入整個系統中去。積體電路或整合系統晶片中沒有焊接點或機械接觸，可靠性很高。經驗表明，封裝和組裝往往是決定微電子系統可靠性的主要因素。
展望
微電子技術發展較快。在工藝技術上，微細加工技術，如電子束、離子束、X射線等影印技術和幹法刻蝕技術日益完善，使生產上達到亞微米以至更高的光刻水平，積體電路的整合度將超越每片106～107個元件，以至達到全圓片上整合一個複雜的微電子系統。高質量的超薄氧化層（約為 100埃）、新的離子注入退火技術、高電導高熔點金屬及其矽化物金屬化和淺歐姆結等一系列工藝正獲得進一步的發展。矽片加工面積將增大至直徑15釐米以上。為此，除了晶體完整性大大提高外，加工溫度必須再度降低（如800℃以下）。因此，一系列低溫加工技術（包括高溫瞬態技術）正在發展。這些發展必然導致微電子裝置生產工裝高速度地更新。在微電子技術的設計和測試技術方面，隨著整合度和整合系統複雜性的提高，冗餘技術、容錯技術將在設計技術中得到廣泛應用。隨著超高速積體電路和光電整合器件的發展，以GaAs為基片的，包括各種異質結和超晶格器件的整合逐漸在微電子技術中起重要作用。因此，與此相聯絡的如分子束外延、金屬有機物外延和相應的工藝技術將加速展現。此外，隨著微細加工技術的進步，線度已經接近半導體中電子運動的一些特徵長度，如自由程、電子波長等。因而，微電子學中使用新原理的器件和利用新的電子效應也是必然的趨向。