鎖相邏輯
中 文 鎖相邏輯
出 處 電子計算機名詞
相關詞匯
| 中文詞彙 | 英文翻譯 | 出處/學術領域 |
|---|---|---|
| 鎖相邏輯 | phase locked logic | 【電子計算機名詞】 |
| 相聯邏輯平行系統 | associative logic parallel system{=ALPS} | 【電子計算機名詞】 |
| 邏輯相連塊 | logically contiguous block | 【電子計算機名詞】 |
| 邏輯相連位址空間 | logically contiguous address space | 【電子計算機名詞】 |
| 相依邏輯裝置 | dependent logical unit | 【電子計算機名詞】 |
| 相依邏輯單元請求器/伺服器 | DLUR/DLUS | 【電子計算機名詞】 |
| 相關邏輯累加掃瞄器 | interrelated logic accumulating scanner | 【電子計算機名詞】 |
| 邏輯對比；邏輯相關 | logical correlation | 【測量學】 |
| 鎖相振盪器 | phase locked oscillator | 【資訊與通信術語辭典】 |
| 鎖相迴路 | phase-locked loop | 【資訊與通信術語辭典】 |
| 雙色載波鎖相飛秒脈衝 | two-color carrier-phase-locked femtosecond pulses | 【電子工程】 |
| 游標型延遲鎖相迴路 | vernier-type DLL | 【電子工程】 |
| 電壓控制振盪器與鎖相環 | voltage-controlled oscillators and phase-locked loops | 【電子工程】 |
| 偏移鎖相迴路；偏置鎖相迴路 | offset phase locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all-digital phase locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all digital phase-locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all digital phase locked loops | 【電子工程】 |
| 全數位化鎖相迴路 | all digital phase locked loop{=ADPLL} | 【電子工程】 |
| 全數位鎖相迴路 | ADPLL | 【電子工程】 |
| 可適應性之鎖相迴路設計 | Adaptive bandwidth PLL | 【電子工程】 |