可適應性之鎖相迴路設計
中 文 可適應性之鎖相迴路設計
出 處 電子工程
相關詞匯
| 中文詞彙 | 英文翻譯 | 出處/學術領域 |
|---|---|---|
| 可適應性之鎖相迴路設計 | Adaptive bandwidth PLL | 【電子工程】 |
| 可適應性濾波器 | Adaptive filters | 【電子工程】 |
| 可適應性濾波 | Adaptive filtering | 【電子工程】 |
| 可適應性平衡器 | Adaptive equalizers | 【電子工程】 |
| 可適應性平衡 | Adaptive equalization | 【電子工程】 |
| 可適應性選擇系統 | Adaptive decision systems | 【電子工程】 |
| 可適應性控制 | Adaptive control | 【電子工程】 |
| 可適應性補償 | Adaptive compensation | 【電子工程】 |
| 可適應性電路 | Adaptive circuits | 【電子工程】 |
| 可適應性腔體 | Adaptive cavity | 【電子工程】 |
| 非線性鎖相迴路模型 | nonlinear phase locked loop model | 【電子工程】 |
| (鎖相迴路之)鎖定範圍 | lock range | 【通訊工程】 |
| 鎖相迴路 | phase-locked loop | 【資訊與通信術語辭典】 |
| 游標型延遲鎖相迴路 | vernier-type DLL | 【電子工程】 |
| 偏移鎖相迴路；偏置鎖相迴路 | offset phase locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all-digital phase locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all digital phase-locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all digital phase locked loops | 【電子工程】 |
| 全數位化鎖相迴路 | all digital phase locked loop{=ADPLL} | 【電子工程】 |
| 全數位鎖相迴路 | ADPLL | 【電子工程】 |
▸ 英文翻譯