鎖頻迴路
中 文 鎖頻迴路
出 處 電子工程
相關詞匯
| 中文詞彙 | 英文翻譯 | 出處/學術領域 |
|---|---|---|
| 鎖頻迴路 | Frequency-Locked-Loop | 【電子工程】 |
| 鎖頻迴路 | Frequency locked loops | 【電子工程】 |
| 鎖頻迴路 | frequency locked loop | 【計量學名詞】 |
| 倍頻延遲鎖定迴路 | multiplying delay-locked loop{=MDLL} | 【電子工程】 |
| PLL頻率合成器；鎖相迴路頻率合成器 | PLL frequency synthesizer | 【電子工程】 |
| 鎖相迴路頻率合成器 | phase locked loop frequency synthesizer | 【電子工程】 |
| 倍頻延遲鎖定迴路 | multiplying delay-locked loop{=MDLL} | 【電機工程】 |
| 解頻鎖相迴路解調器 | demodulator， FMPLL | 【通訊工程】 |
| 調頻鎖相迴路解調變器 | FM PLL demodulator | 【通訊工程】 |
| 鎖相迴路 | phase-locked loop | 【資訊與通信術語辭典】 |
| 游標型延遲鎖相迴路 | vernier-type DLL | 【電子工程】 |
| 偏移鎖相迴路；偏置鎖相迴路 | offset phase locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all-digital phase locked loop | 【電子工程】 |
| 全數位延遲鎖定迴路 | all-digital delay-locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all digital phase-locked loop | 【電子工程】 |
| 全數位鎖相迴路 | all digital phase locked loops | 【電子工程】 |
| 全數位化鎖相迴路 | all digital phase locked loop{=ADPLL} | 【電子工程】 |
| 全數位延遲鎖定迴路 | all digital delay locked loops | 【電子工程】 |
| 全數位鎖相迴路 | ADPLL | 【電子工程】 |
| 可適應性之鎖相迴路設計 | Adaptive bandwidth PLL | 【電子工程】 |