PCB設計中的電磁相容性淺析論文
PCB設計中的電磁相容性淺析論文
隨著資訊化技術的發展，電子產品的數量及種類不斷增加，其功能和速度也在不斷提高，使印製電路板(PCB)電子器件密度越來越大，走線越來越宰，訊號頻率越來越高，不可避免地會引入電磁相容性(EMC-Electro magnetic Compatibility)的問題。產品電磁相容效能的高低，已經成為衡量電子產品與系統質量的一個重要指標。在保持系統功能的情況下，透過PCB設計和佈置可從根源上消除電磁干擾並提高其抗擾度;反之，若設計不當，則將使載有小功率、高精度、快速邏輯，或連線到高阻抗終端的一些導線受到寄生電感或介質吸收的影響，致使PCB板發生EMC問題。
任何電磁相容問題都包含三個要素，即輻射源，耦合路徑，敏感裝置。因此，在解決電磁相容問題時，也要從這三方面著手進行分析，進而採取適當的措施消除或減小電磁干擾。
1 PCB設計與佈線技術
1.1元器件佈局
元器件佈局時，注意以下幾點可以避免出現許多的電磁相容問題：
1.發熱元件遠離關鍵積體電路。
2.某些敏感器件例如鎖相環，對噪聲干擾特別敏感，它們需要更高層次的隔離。解決的方法是在敏感器件周圍的電源銅箔上蝕刻出馬蹄形將能得到良好的隔離性。該期間使用的所有訊號進出都透過狹窄的馬蹄形根部的開口。噪聲電流必然在開口周圍經過而不會接近敏感部分。使用這種方法時，確保所有其它訊號都遠離被隔離的部分。這種設計方法可以避免能夠引起干擾的噪聲訊號的產生。
3.聯結器及其引腳應根據元器件在板上的位置確定。所有聯結器最好放在印製板的一側，儘量避免從兩側引出電纜，以便減小共模電流輻射。
4.高速器件(頻率大於10兆赫或上升時間小於2ns的器件)在印刻電路板上的走線儘可能短。
5.I/O驅動器應緊靠聯結器，避免I/O訊號在板上長距離走線，耦合不必要的干擾訊號。
1.2確定PCB走線形式
PCB走線形式對訊號的傳輸會產生很大的影響，直角走線一般是PCB佈線中要儘量避免的情況。直角連線對訊號的影響主要體現在三個方面：
1.拐角可以等效為傳輸線上的容性負載，減緩上升時間;
2.阻抗不連續會造成訊號發射;
3.直角尖端會產生電磁干擾。
4.所以在PCB板中一般採用45度拐角或圓弧形拐角。
1.3電源線及電線佈局
1.電源線從電源出發，經過負載再返回，形成一個小的環形天線，其在高頻時效率極高，因此，在考慮安全的條件下，電源線應儘可能靠近地線，以減小差模輻射的環面積，也有助於減小電路的交擾。在部件電源的佈線過程中，電源及其返回線路必須平行走向，可以產生一個低阻抗小環路的傳輸線結構。
2.在小訊號電路與大電流做在一起的電路中，必須將GND明顯地區分開來。佈線方法為將小訊號GND與大電流的GND進行分離，通常使用兩根引線的GND。使大電流不再佈線電阻上流動，從而不產生干擾，如像功率放大級和負載那樣，將大電流流動的部分由電源直接進行佈線。還有，將小訊號部分進行彙總，也直接由電源進行佈線。如果這樣做，小訊號與大電流線完全分離，再將彙總的小訊號GND與功率放大級的GND相連線。
3.正確選擇單點接地與多點接地。在低頻電路中，訊號的工作頻率小於1MHz，它的佈線與器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應採用一點接地的方式。當訊號工作頻率大於10MHz時，地線阻抗變得很大，此時應儘量降低地線阻抗，應採用就近多點接地。當工作頻率在1MHz—10MHz時，如果採用一點接地，其電線長度不應超過波長的1/20，否則應採用多點接地法。
4.數字地與模擬地分開。電路板上既有高速邏輯電路，又有線性電路，應使它們儘量分開，而兩者的地線不要相混，分別於電源端地線相連。低頻電路的地應儘量採用單點並聯接地，實際佈線有困難時可部分串聯後再並聯接地;高頻電路宜採用多點串聯接地，地線應短而粗。高頻元件周圍儘量用柵格狀大面積地箔，要儘量加大線性電路的接地面積。
5.接地線應儘量加粗。若接地線用很細的線條，則接地電位會隨電流的變化而變化，致使電子產品的定時訊號電平不穩，抗噪聲效能降低。因此應將接地線儘量加粗，使它能透過三倍於印刷電路板的允許電流。如有可能，接地線的寬度應大於3mm。
6.接地線構成閉環路。設計只由數位電路組成的印刷電路板的地線系統時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在於：印刷電路板上有很多積體電路元件，尤其遇有耗電多的`元件時，因受接地線粗細的限制，會在底線上產生較大的電位差，引起抗噪聲能力下降;若將接地線構成環路，則會縮小電位差值，提高電子裝置的抗噪聲能力。
2 PCB電磁相容性的模擬分析與最佳化
採用軟體對PCB進行電磁相容預模擬分析，在產品的設計階段就可大體估計所設計PCB的電磁相容效能，瞭解PCB上場的分佈於趨勢，這對合理佈局佈線起到了很大的幫助。從而可以大大提高產品效能，節約成本，縮短研發時間，加快產品進入市場步伐，為佔領大的市場份額爭取了寶貴時間，提高經濟效益。
Cadence PSD 是Cadence公司著名的電路設計軟體，它提供了完整的電路設計解決方案，從原理圖板圖設計，到電路分析模擬、封裝等。可用於低、高頻，數模混合電路的設計。我們主要採用Cadence PSD軟體包中的Concept HDL工具和Allegro工具來完成電路原理圖的繪製和板圖的生成。Concept HDL工具支援行為級和結構級的原理圖設計繪製，它提供一個可用文字和圖形進行設計的設計環境，包括可用於快速設計的塊編輯功能。Concept HDL是一個基於參照的編輯器，因為他在原理圖中參照的所有部件來自駐留在參照區或者本地區內的各種各樣的庫中。Allegro主要功能是在自我設定的有效引數條件下，自動或手動完成元件佈局及佈線，生成適合要求的PCB。
隨後利用Ansoft Designer軟體進行PCB的場模擬，可得到我們想要的PCB的電流圖和EM近場分佈圖。在模擬模型圖中依據前面所提到得元件佈局和走線原則適當調整強場區中的訊號線和敏感元件位置，使之原理強場區，進而減少電磁干擾。
根據軟體模擬結果分析PCB的電磁相容效能，並對PCB板圖加以最佳化。模擬所得的電流圖和近場分佈圖對電路的合理設計和佈局有重要的指導作用。
3 結束語
電磁干擾已成為線路設計所面臨的主要問題之一，PCB設計中的抗干擾是一項實踐性非常強的技術工作。元件間的合理佈局、增大布線間距、短線連線、減少佈線過程中的過孔設定、降低連線的特性阻抗、避免多頻率交調影響等式減少電磁干擾的有效方法。良好的PCB設計可以大大提高系統的抗干擾能力，從而提高系統可靠性。
參考文獻
[1] 林國榮 電磁干擾及控制，北京電子出版社，2002
[2] [日]青本英彥著，周南生譯. 類比電路設計與製作[M]，北京：科學出版社，2005.4 [3] Bruce Carter. Circuit board layout technique, document from TI