一種基於微控制器的可控成像系統設計論文

　　摘要:基於彩色面陣CCD感測器設計的高速實時影象採集系統,以訊號處理晶片CXD3172AR為核心,可實現輸出標準PAL/NTSC格式的影片訊號,具有自動白平衡、自動曝光、缺陷補償等功能,並構建最佳化的模擬前端電路(包括相關雙取樣和自動增益控制)大幅度提高了採集資料的信噪比。根據DSP晶片具有引數化控制的特點,透過微控制器實現與DSP的特殊通訊傳輸協議來配置DSP引數,並使用外部開關控制完成各種訊號處理功能。透過模擬除錯,該電路很好地實現了影象採集和控制功能。

　　關鍵詞:微控制器; CCD;可控化;影象採集

　　基金專案:教育部留學回國人員科碩啟動基金(GGRYJJ07-2)0 引言光學成像系統是將光學資訊轉化為人們更易處理的電子資訊的重要工具,特別對於智慧監控、醫學診斷及消費電子領域,其重要性就更大。隨著成像系統功能的複雜化,攝像機的便攜易控性成了設計中需考慮的重要要素。自從1969年Willard S. Boyle和George E.

　　Smith發明電荷耦合器(CCD)以來,它一直就是光學成像系統的首選感測器。相對於目前發展快速CMOS影象感測器,它仍然具備噪聲低,動態範圍高的優點。而CCD的模擬前端決定了採集訊號的質量,對整個系統信噪比有著決定性的影響,因此對它的噪聲抑制是設計中的重點[1]。完成各種影象處理功能的模組是成像系統的核心,針對低照度影片訊號成像[2]的設計要求,採用專業訊號處理晶片進行各種處理,透過微控制器(MCU)對訊號處理晶片(DSP)進行引數配置,以完成各種複雜運算功能的控制,簡化了系統的邏輯設計,使其具有良好的可控性。

　　1 系統組成

　　該系統由CCD、模擬前端AFE(包括相關雙取樣CDS和自動增益控制AGC)、訊號處理模組、微處理器模組以及模擬數字輸出模組等組成。系統框圖如圖1所示。

　　圖1 CCD成像系統框圖

　　圖中CCD感測器是整個系統的基礎,外部光學訊號透過光電轉換才能進行各種處理。感測器輸出模擬訊號將經前端放大,以差分輸入的方式進入AFE,然後透過一系列模擬訊號的降噪放大處理(CDS,AGC),進入訊號處理模組進行各種運算處理。訊號處理模組是連線CCD輸出和後端通用裝置的橋樑,專業訊號處理晶片提供了大量影片處理運算功能和多種影片輸出格式,為後續處理帶來了方便。透過DSP的各種處理,得到設計要求的色度、亮度和飽和度影象,最後輸出與終端格式相容的模擬或者數字訊號。模擬輸出可以直接與監視器相連,數字輸出可以透過FPGA,ASIC等器件與VGA,DVI介面顯示器相連。

　　2 模擬前端模組

　　CCD讀出電路的噪聲主要包括讀出電路中所用器件的固有噪聲,以及因電路結構、電路工作方式引入的附加噪聲[3]。主要有1/f噪聲[4]、KTC噪聲[5]和固定平面噪聲[6],這些噪聲限制了影象感測器的動態範圍,降低了信噪比。在讀出電路中,相關雙取樣技術(CDS)是目前應用最廣泛的噪聲抑制技術。由於一個像元傳輸時間中的復位噪聲是相關的,相關雙取樣電路(CDS)可以利用訊號相減的運算關係來消除或消弱訊號裡的1/f噪聲、KTC噪聲和固定平面噪聲,從而可大大提高系統的信噪比。自動增益控制電路(AGC)可以使放大電路的增益自動地隨訊號強度而調整,使影象訊號的亮度平穩,特別是低照度環境裡微弱光訊號的放大。但不足的是它也會放大低照度條件下的暗電流,降低影象質量。另外,模擬前端頻寬的合理選擇可以對系統噪聲和系統調製傳遞函式進行折中,以滿足應用的需求。目前有兩種AFE設計方法,一種是採用分立元器件實現,另一種是採用整合AFE晶片實驗。隨著AFE晶片的成熟,其內部還集成了暗電流校正電路,各項指標遠高於一般分立元器件搭建的電路,並且除錯簡單。該系統選擇的整合AFE是CXA2096N,是專門為數字攝像機而設計的,內部包括相關雙取樣電路(CDS)、自動增益控制電路(AGC),為A/D轉換器提供的參考電平以及取樣保持電路,其自動增益變化範圍為-0.8~31.3 dB[7]。

　　3 訊號處理模組

　　3.1 影片處理晶片本文選擇的訊號處理晶片是SONY公司的CXD3172AR。該晶片內建10位高精度A/D轉換器,具有自動白平衡、自動曝光、自動黑電平校正和缺陷補償等功能,並能產生驅動CCD的時序脈衝,能夠輸出PAL/NTSC制式的模擬訊號和ITU656格式的數字訊號[8],其控制方式有2種:透過RS 232介面用PC機軟體控制;透過MCU通用管腳直接用硬體控制。因為MCU的傳輸匯流排不屬於通用的I2C和SPI匯流排,所以參考晶片資料,設計了與MCU的通訊介面。該晶片支援的最大傳輸速率為400 Kb/s;使用PC機軟體僅支援19.2 Kb/s,且不能完全利用該晶片的頻寬,軟體控制還必須依賴PC機,不利於攜帶。在該系統中,採用純硬體控制方式實現的DSP功能,具有快速靈活的特性。

　　以CXD3172AR為核心組成訊號處理模組的外圍電路主要有電源、時鐘、影片輸出介面和控制通訊介面。

　　3.2 時鐘產生電路

　　CXD3172AR需要產生驅動CCD的時序脈衝,其主時鐘將影響整個系統的正常穩定工作。該系統選擇的'CCD相容PAL制式色彩攝像機,總共畫素為795(H)×596(V),系統要求28.375 MHz的時鐘驅動系統和27 MHz的時鐘驅動編解碼器。為了有穩定的時鐘源,採用鎖相環路(PLL),用一個高穩定性參考源的一個分頻和VCXO的一個分頻進行相位比較,產生一個誤差變化電壓,給VCXO進行環路負反饋,從而使輸出頻率更穩定[9]。設計VCXO輸出28.375 MHz時鐘和石英晶振迴路輸出27 MHz時鐘,系統產生的水平同步訊號頻率為15.625 kHz,其與VCXO的分頻進行相位比較,PCOMP引腳輸出相位比較結果,判斷是否相位鎖定。

　　3.3 電源電路

　　系統需要4組獨立電源,其電壓分別為:3.3 V,5 V,15 V,-7 V。基於便攜性的考慮,採用9 V直流電壓作為電路板的輸入,透過線性穩壓電源晶片LT1117-3.3和LT1117-5得到3.3 V和5 V電壓,選擇TPS65131得到15 V和-7 V電壓。TPS65131能夠輸出正負雙電壓,非常適用於便攜性裝置。4組電源的輸出端分別透過LC低通濾波器,就能為系統提供高精穩定的直流電源。

　　3.4 影片輸出電路

　　CXD3172AR能輸出PAL制式的模擬訊號,其輸入埠採用電流輸出結構,透過電阻產生訊號電壓,但是由於系統噪聲的存在,特別是模擬地和數字的干擾,訊號走線長度,元器件佈局等因素,對輸出端可以增加一級濾波器,以提高信噪比。對於亮度訊號而言,晶片內部在輸出端已集成了LPF,故只需對色度訊號進行處理。設定DSP輸出Y/C分離訊號,影片訊號的頻寬一般為6 MHz,色度訊號副載波頻率為(4. 43±1.3 MHz),圖2是色度BPF的頻率特性圖。亮度訊號和透過BPF的色度訊號進入影片訊號混合放大器NJM2274,其輸出阻抗為75Ω,放大後的訊號可以直接輸入監視器。

　　3.5 MCU-DSP通訊

　　DSP處理功能可以透過MCU或軟體進行控制。

　　將DSP各控制引數透過特定的通訊協議傳輸到DSP189第2期顏豪等:一種基於微控制器的可控成像系統設計內部暫存器或者外部E2PROM儲存,以使其實現影片訊號的各種處理功能。這裡的MCU為STC的STC89C52RC晶片,並且外搭基本硬體電路,使其成為最小系統。DSP控制引數有635 B,在除錯的時候,可以存入DSP的暫存器組以便修改,除錯完成之後,最佳化的引數可以存入E2PROM,使得下次掉電覆位後可以繼續使用。

　　圖2 BPF頻率特性

　　在通訊過程中,一個通訊協議包傳輸的位元組數是可變的,最高可達32 B。DSP接收到一包資料後分析它,執行控制命令,完成1次通訊。一個通訊包由起始字、命令字、地址字和資料字組成。因為DSP內部暫存器數量有限,在執行完上次命令之前,不會再接收任何其他控制命令。該過程被稱為“通訊禁止週期”,並且此時,晶片返回一個確認資料,該資料可能是寫應答訊號、讀取資料或者通訊錯誤程式碼。它的片選訊號、時鐘訊號和輸入/輸出訊號格式如圖3所示。

　　圖3 通訊協議格式

　　3.6 MCU與DSP的介面在不同硬體介面之間進行資料通訊時必須保證其邏輯電平一致,不然通訊過程中將出現各種不可預料的錯誤。該設計中, CXD3172AR主供電電源VDD是3.3 V,其邏輯高電平大於等於0.7VDD,邏輯低電平小於等於0.2VDD,它們屬於LVTTL電平。通用MCU管腳一般是TTL電平,所以兩者之間的通訊必須經過電平轉換,這裡選擇SN74ALVC164245作為電平轉換器。SN74ALVC164245有2組獨立電源埠,分別將其與MCU和DSP各自的主供電電源相連。這樣,就能透過電平轉換器將3.3 V系統和5 V系統連線起來。

　　4 模擬和除錯

　　圖4是軟體模擬圖,輸入資料是低位先傳,每個位元組有8位,位元組之間延遲1個時鐘週期,DSP在時鐘上升沿取樣輸入資料,在時鐘下降沿輸出資料。選通訊號XCS為低電平有效,為了滿足系統的一定時序冗量,在DSP處理時間內(即通訊禁止週期)強制將XCS置高。

　　由於是軟體模擬的原因,DO沒有波形。但是為了能夠測試通訊是否成功,在程式裡添加回讀顯示功能,透過4個7端數碼顯示管顯示2個16進位制回讀資料,判斷是否通訊成功。

　　圖4 程式模擬圖

　　同時,參考DSP的幾個基本功能,將其控制引數儲存在程式程式碼中,透過外部開關的選擇,MCU的P1埠讀出其電平,實現各種功能的控制,其功能見表1。

　　表1 功能列表

　　Interface FunctionP1.0~P1.2 AWB ModeP1.3 Color Rolling ControlP1.4 Black Light CompensationP1.5 AE SwitchingP1.6 Flickerless SwitchingP1.7 AGC Switching完成電路板中各部分的設計以及除錯後進行實驗,其結果表明,MCU-DSP通訊正常,可滿足時序及功能要求。

　　5 結語

　　採用專業訊號處理晶片及微控制器實現了可控成像系統設計,完成了電路板的除錯和功能實驗,為後續數字訊號處理提供了源影象訊號。該系統具有電路實現簡單可靠,功能控制方便,能夠輸出多種影片格式訊號,具有簡易靈活性。目前,將該系統已使用於低照度環境下的幀間濾波技術採集系統中,效果很好。

　　參考文獻

　　[1]薛旭成,李雲飛,郭永飛.CCD成像系統中模擬前端設計[J].光學精密工程,2007,15(8):1191-1195.

　　[2] WHITE M, Lampe D. Characterization of surface channelCCD image arrays at low light levels [J]. IEEE Solid-stateCircuits, 1974, 9 (1): 1-13.

　　[3]金湘亮.一種低功耗低噪聲相關雙取樣電路的研究[J].電路與系統學報,2003,8(3):23-26.

　　[4] JAKOBSON C, BLOOM I, NEMIROVSKY Y. I/f Noisein CMOS transistors for analog applications from subthre-shod to saturation[J]. Solid-state Electronics, 1998, 42(10): 1807-1817.

　　[5] TIAN Hui, FOWLER Boyd, GAMAL Abbas El. Analysisof temporal noise in CMOS photodiode active pixel sensor[J]. IEEE Solid-state Circuit, 2001, 36( 1 ): 92-101.

　　[6] OHSAWA Shinji, SASAKI Michio, MIYAGAWA Ryohei,et al. Analysis of low fixed pattern noise cell structures forphotoconversion layer overlaid CCD or CMOS image sensors[J]. IEEE Trans. on Electron. Devices, 1997, 44(10):667-671.

　　[7] Sony.CXA2096N datasheet [M].Japan:Sony, 2004.

　　[8] Sony.CXD3172AR datasheet [M].Japan:Sony,2004[9]趙聲衡.石英晶體振盪器[M].長沙:湖南大學出版社,1997.