基於GPS的時標系統實現方法探究論文
基於GPS的時標系統實現方法探究論文
摘要：介紹一種利用全球定位系統（GPS）並輔以複雜可程式設計邏輯器件，給高速資料採集系統中的採集資料帖上精確時間標籤的方法。該方法顯著地提高了時間標籤的精度和可靠性。利用MAXPLUSII開發環境驗證了設計方案的正確性。此設計方案已經成功地應用到自行設計的高速資料採集卡中。
關鍵詞：全球定位系統（GPS）複雜可程式設計邏輯器件時間標籤ADuC812
基於全球定位系統(GPS)的雙端行波故障定位系統是利用行波的第一個波頭到達線路兩端的時間差來計算故障點的位置的。由於行波的傳播速度非常快(約為光速的98％)，因此對行波波頭到達線路兩端時刻的時間精度要求非常高。在現場執行中，由於衛星訊號調整、天線干擾以及GPS接收系統故障等原因，使得GPS接收系統可能在短時間內失步。這時不同廠站間GPS接收器發出的秒脈衝之間的相對誤差可能達到幾百μs。再者，相對於高速資料採集系統而言，微控制器對時間的分辨能力很低，而且微控制器不能直接得到故障發生時對應於靜態儲存器(SRAM)的確切地址。這兩方面的因素都會大大降低時間標籤的精度和可靠性，直接影響故障測距的精度，甚至導致定位失敗。針對上述問題，對高速資料採集系統中精確時標的實現方法進行了探討。
1全球定位系統
GPS是美國於1993年全面建成並執行的新一代衛星導航、定位和授時系統。電力系統中主要是利用GPS的精確授時特點。GPS接收器在任意時刻能同時接收其視野範圍內4-8顆衛星訊號，其內部硬體電路和處理軟體透過對接收到的訊號進行解碼和處理，能從中提取並輸出兩種時間訊號：(1)時間間隔為1s的脈衝訊號PPS，其脈衝前沿與國際標準時間(格林威治時間)的同步誤差不超過1μs；(2)經序列口輸出的與PPS脈衝前沿對應的國際標準時間和日期程式碼。若以PPS訊號作為標準時鍾源去同步電網內執行的各時鐘，則能保證各廠站時鐘的高精確度同步執行。
2ADuC812
ADuC812晶片是美國AD公司推出的微轉換器。它是一個完整的資料採集微系統，其組成為：一個8通道、5μs轉換時間、精度自校準、12位精度、逐次逼近的ADC；兩個12位DAC；10．5KB的快閃記憶體E2PROM；16位計數／定時器和32條可程式設計I／0介面的8051／8052微控制器；256位元組的SRAM。由於ADuC812的特殊功能暫存器組中添加了一個DPP(地址為84H)，它與特殊功能暫存器DPH、DPL配合，使得ADuC812能夠訪問16MB的外部資料地址空間。ADuC812的核心是國內技術人員熟悉的Intel8051，應用開發比較方便。
3複雜可程式設計邏輯器件及MAXPLUSII開發平臺
本設計選用ALTERA公司的MAX7000系列複雜可程式設計邏輯器件(CPLD)。其高效能和高密度是基於它先進的多重陣列矩陣架構。它採用E2CMOS工藝製作，傳播延遲最小為3．5ns，可以實現速度高於200MHz的計數器，非常適合高速設計時應用。該公司推出的MAXPLUSⅡ軟體是一款易於使用的開發工具，其介面友好、整合化程度高、相容工業標準、支援FLEX等系列產品。CPLD要實現的邏輯功能一般是在MAXPLUSⅡ環境下透過硬體描述語言開發出來的，並能脫離硬體對設計方案進行模擬，在確認邏輯功能正確無誤的`情況下，透過並行口下載燒到CPLD中。CPLD在實際應用中有如下優點：
(1)以內部連線代替外部器件的連線，降低了噪聲干擾，實現了線路互聯的較短延時。
(2)可以在板程式設計，提高了系統的PCB設計和除錯效率。
(3)在實際除錯前，可由MAXPLUSⅡ開發平臺對CPLD的邏輯功能進行模擬，確保了系統邏輯設計的正確性。
4GPS失步監測及時鐘訊號實現方案
對GPS的PPS失步監測是透過解讀其有關輸出語句報文資訊來實現的。報文資訊通常使用NMEA-0183格式輸出，目前廣泛使用V2．0版本，輸出的資料程式碼為ASCⅡ碼字元。在NMEA-0183的主要語句中，GPRMC為時間、定位和日期輸出語句，其標準格式為：
$GPRMC,hhmmss．ss,a,ddmm．mmmm,n,dddmm．mmmm，w,z．z,y．y,ddmmyy,d．d，v*CC
每一項以逗號相隔，其中第一項為格林威治時間的時、分、秒資訊；第九項為格林威治時間的日、月、年資訊；第二項為定位資料是否有效資訊，"A"表示有效，"V"表示警告或者資料無效。微控制器透過解讀此報文資訊便可判斷GPS是否失步。
在GPS接收器工作正常時(GPS接收器能接收到衛星訊號)，由GPS提供秒脈衝訊號。否則，由頻率為20MHz的高精度恆溫晶振(OXOF系列頻率精度為1×10-8～1×10-9)和一個25位計數器臨時替代GPS發出秒脈衝訊號，使不同廠站間時鐘偏差在一定時間內控制在要求的範圍。時鐘系統原理圖如圖1所示。
時鐘系統工作過程如下：
(1)採用
Jupiter型GPS接收器，在秒脈衝訊號前沿來臨前先發報文。
(2)採用微控制器(如AT89C2051)接收GPS序列報文資料，產生年、月、日、時、分、秒訊號，並判斷GPS即將發出的秒脈衝訊號是否有效，從而控制P1．0口的狀態。
(3)採用頻率為20MHz的高精度恆溫晶振驅動25位
計數器計數，當計數器計滿1312D00H個數(時間為1s)時，計數器清零重新開始計數，同時在其輸出口置"1"。當計數器計到7D000H個數(時間為25．6ms)時，在其輸出口置"0"，產生秒脈衝訊號。
(4)當微控制器獲悉GPS接收器跟蹤到衛星訊號時，P1．0口置"1"，與門(1)開啟，與門(2)關閉，在與門(1)的輸出口輸出精確的秒脈衝訊號，同時每一個秒脈衝訊號上跳沿對25位計數器清零使之重新開始計數，為計數器提供精確的時間基準，以減少計數器的累計誤差。
(5)當微控制器獲悉GPS接收器沒有跟蹤到衛星訊號時，P1．0口置"0"，與門1關閉，與門2開啟，由25位計數器臨時產生秒脈衝訊號。用MAXPLUSⅡ做模擬實驗時，由於計算機資源不足，無法進行1秒鐘的模擬實驗，可以模擬1ms的情況。計數器計滿4E20H個數(0000H-4E1FH)，時間為1ms。圖2和圖3反映的是同一次模擬的兩個不同片斷。
5精確時間標籤的實現方案
時鐘系統能保證在任何情況下產生個穩定的、高精度的秒脈衝訊號，從而為高速資料採集系統中的採集資料貼上精確的時間標籤打下堅實基礎。
時標系統原理圖如圖4所示。高速ADC、地址發生器、地址計數器、計時器在時鐘源CLK(5MHz)的同步下以統一的步調工作。在ADuC812初始化時，將P3．5置"0"，P3．4發出清零脈衝對地址發生器和地址計數器同時清零；當故障訊號出現時，ADuC812將P3．5置"1"，計時器和地址計數器同時停止計數；暫態訊號記錄完畢後，ADuC812分時讀出計時器中的值並將該數值儲存在雙口RAM中，此值即為精度為0．2μs的時間資訊；A-DuC812分時讀出地址計數器中的值並將該數值儲存在雙口RAM中，此地址的精確時間即為計時器中的計數值。這樣，就為高速資料採集系統中的採集資料貼上了精確的時間標籤。
時標系統工作過程如下：
（1）ADuC812初始化時P3．5置"0"，同時P3．4發出清零脈衝使地址發生器和地址計數器同步計數。ADuC812控制內部的A／D轉換模組對經過調整的取自電流互感器二次側的電流進行A／D轉換。採用半波比較，在每個工頻內採集36個點，分別用第n個點和第n+18個點、第n+1個點和第n+19個點比較，依此類推。如果大於事先設定的門檻值即認為故障已經發生，ADuC812將P3．5置"1"，計時器和地址計數器同時停止計數，計時器中的資料即為地址計數器記錄的對應於SRAM相同地址的採集資料的時間標籤。由於高速ADC的轉換頻率固定(本次設計為5MHz)，所以，可以此為基準為整個SRAM中的採集資料貼上時間標籤。
(2)當P3．5置"0"即STOP埠為低電平時，計時器在5MHz的時鐘源下以相同的頻
率計數。由於它是一個24位的計數器，從而確保了計時器能夠記錄一個整秒，併為一個整秒刻上了o．2ps(五而1丐面子：o．21xs)的最小刻度。時鐘系統輸出的PPS訊號(或SECOND訊號)的上跳沿給計時器清零，從而為計時器提供精確的時間基準，以消除計時器的累計誤差。
(3)當P3．5置"1"即STOP埠為高電平時，計時器停止計數，在此狀態下時鐘系統輸出的PPS訊號(或SECOND訊號)的上跳沿不能對計時器清零。
(4)地址計數器的工作過程與計時器的工作過程類似，唯一的區別是地址計數器的清零訊號(CLR)是在初始化時由ADuC812的P3．4口發出的。由於地址發生器和地址計數器共用同一個清零訊號，從而確保地址發生器和地址計數器中的計數值完全相同。同理，當STOP埠為高電平時，地址計數器也停止計數，在此狀態下ADuC812發出的清零訊號不能改變地址計數器中的計數值。
5)由於ADuC812是一種8位微控制器，所以地址計數和計時器中的資料只能"分批"地送至雙口RAM中儲存。所以要設計鎖存器、譯碼電路和匯流排隔離電路，避免匯流排衝突以及保證總線上的資料能正確無誤地傳遞。在本次設計中；當ADuC812的特殊功能暫存器DPP高3位的值為"00H"時將計時器的高8位資料透過A-DuC812送至雙口RAM中。依此類推，當特殊功能暫存器DPP高3位的值為"05H"時將地址計數器的低8位資料透過ADuC812送至雙口RAM中儲存。當特殊功能暫存器DPP為其它值時釋放資料匯流排，便於ADuC812進行其它操作。其模擬結果如圖5所示。
本文對GPS失步後的補救措施及給高速資料採集系統中的採集資料貼上精確時間標籤的方法進行了詳盡的敘述和模擬，得出如F結論：
(1)在高頻恆溫晶振的精度得到保證的前提下，時鐘系統產生的秒脈衝訊號能滿足實際應用的要求。
(2)設高速ADC的轉換頻率為5MHz，時標系統能為存人SRAM中的轉換資料貼上精度為0．2μs的時間標籤。
(3)透過CPLD間接地實現了"低速"的微控制器系統對高速資料採集系統的實時監視。