一種雙模通訊的外系統等效器設計論文
一種雙模通訊的外系統等效器設計論文
為了克服航天飛行器進行地面模擬測試時，外系統等效器通訊容易中斷的問題，設計了一種基於PCI和USB通訊技術的外系統等效器。系統以FPGA為中央控制核心，圍繞FT245RL和PCI9054晶片進行電路設計，完成對上位機的資訊傳輸，實現了10路RS 485訊號和PCM訊號的輸出。經長期測試，訊號輸出穩定，滿足任務要求，已成功應用於某航天測量系統中。
0 引 言
隨著航空航天裝置、軍用系統等產品的自動測試系統(ATS)面對越來越複雜的測試環境，影響系統穩定工作的因素也越來越多，傳統工控機與外系統等效器之間往往採取單匯流排通訊，由於匯流排通訊受到干擾導致訊號通訊中斷，降低了測試裝置的可靠性[1]。為了提高通訊可靠性，本文設計了一種基於PCI和乙太網匯流排介面的外系統等效器，為了保證資料可靠傳輸，採用了雙匯流排通訊，當一條匯流排中斷時，另一條匯流排也可以繼續工作，用以高效穩定地模擬控制系統及測試系統的介面，實現了在地面實驗室完成對飛行器系統的閉環測試。
1 系統原理設計
外系統等效器基於FPGA，USB，PCI技術，採用模組化設計，按照功能設計區分各板卡，設計框圖如圖1所示。上位機發送的命令和資料透過光纖或者USB介面下發，經過背板，將命令有序傳達至各功能板。背板在外系統等效器中的功能為上位機與外系統等效器的資料中轉站，此板卡不對資料或命令作任何處理，接收下發的資料、命令，直接轉發給功能板[2]。功能板接收到背板傳送的資料或命令資訊，進行命令解析，按照暫存器執行各通道功能。
數字信號板即該等效器功能板，主要實現RS 485訊號和PCM訊號。RS 485訊號透過標準的RS 485介面晶片實現訊號輸出，同時用光耦隔離提高FPGA引腳對RS 485介面晶片的驅動能力。另外，此板卡能夠接收測量系統傳送的位同步、字同步訊號，並按照一定的幀格式輸出PCM訊號。
2 硬體電路設計
2.1 PCI介面電路設計
在本設計中PCI匯流排與FPGA的橋接晶片選用PCI9054，它集成了PCI介面協議，使用者不需要深入掌握PCI通訊協議，降低了PCI匯流排的`開發難度，方便使用者使用[3]。其工作時鐘為33 MHz，允許支援32位資料匯流排，符合PCI 2.2協議，傳輸速度根據專案要求設計為10 MB/s。本設計中PCI9054選擇從模式，從模式允許PCI總線上的主控裝置訪問區域性總線上的配置暫存器和記憶體，支援單週期和突發動模式傳輸[4]。PCI9054透過PCI從裝置從FIFO中讀寫資料的長度分別為16 B和32 B，以支援從PCI匯流排到區域性總線上的突發和單週期儲存器對映訪問和I/O對映訪問。PCI9054作為本地匯流排主控裝置透過和進行本地匯流排仲裁。
仲裁過程如下：當PCI9054收到PCI端發出的讀寫控制命令後，隨即向FPGA發出控制訊號，表明PCI端已經準備就緒，此時FPGA將訊號回饋給PCI9054，表明雙方都已準備就緒，可以進行正常的資料傳輸，否則需等待12個CLK才能釋放匯流排。PCI介面與FPGA硬體介面如圖2所示。
2.2 USB介面電路設計
USB介面是計算機常用的通訊介面之一，以資料傳輸可靠穩定，傳輸速率快，通用性強，擴充套件性強，支援熱插拔等優勢廣泛應用於各個領域的產品開發[5]。選擇了FTDI公司的FT245L作為USB介面晶片，其介面電路如圖3所示，FT245RL有匯流排供電和自供電兩種供電模式，匯流排供電模式中，USB介面最大驅動電流只能達到500 mA，此種供電模式只適用於小電流、低功耗的系統[6]。由於本系統功耗較大，所以設計中選擇5 V自供電模式來滿足功耗要求。
為了進一步最佳化外界和電磁干擾對USB資料傳輸造成的影響，一方面增加磁珠配置在USB電源介面處，從而減少裝置與主機的干擾;另一方面串入濾波器ADCM2012在USB介面資料傳輸線中減少紋波引起的干擾。
2.3 數字信號板電路模組設計
在本設計中選用SN55LBC176作為RS 485介面晶片，介面電路如圖4所示，SN55LBC176是一款抗雷擊晶片，對於多節點系統中複雜的現場狀況，選用此款晶片可以有效避免由於雷擊而引起的故障[7]。在設計電路時，選用光耦器件HCPL?0631作為隔離晶片，由於光耦器件的輸入端為發光二極體，其干擾源等效電阻很大，可以有效地抑制尖峰脈衝，從而進一步最佳化系統，降低電磁干擾對系統的影響。
PCM訊號源模組實現的功能是接收測試系統字同步和位同步訊號，按照測試系統資料傳輸的波特率產生一路帶有幀格式且資料量可調的PCM碼流。設計中採用DS26C31和DS26C32分別作為RS 422訊號的驅動和接收晶片。由於兩者的電源腳、地腳、訊號使能端以及4路差分訊號同相端均相同，不同之處是DS26C32和DS26C31的TTL訊號端反相[8]。根據這個特點，在PCB佈局時，將RS 422電路模組設計為通用型，使DS26C31，DS26C32根據後續專案需要隨時進行替換。電路設計如圖5所示。R18，R19，R20，R21是一個0805封裝的四腳焊盤，當晶片選用DS26C31時，則在1，4管腳和2，3管腳間分別焊接0 Ω電阻以實現訊號連線，當選用DS26C32時，1，3管腳和2，4管腳間焊接0 Ω電阻，此設計大大增加了模組的可拓展性和通用性。
3 關鍵技術實現
3.1 PCI通訊設計
PCI介面板透過金手指連線在工控機的PCI總線上，其作用為在工控機與等效器的通訊之間起資料打包和資料轉發的作用。PCI介面板與背板之間採用非同步序列通訊，由於其資料傳輸速率與PCI匯流排的讀寫速率不一致，需透過建立內部FIFO解決通訊速率匹配問題。設計中採用FPGA內部自帶的雙口RAM搭建了位寬為32 b，深度為8 KB的內部FIFO。雙口RAM選用了資料位為2 b，地址位為13 b的RAMB16_S2_S2，16個雙口RAM共用地址線並置為32 b資料埠以實現32 b資料的輸出。
雙口RAM的A，B兩組介面都可以實現資料的讀寫操作。設計中內部FIFO埠連線如圖6所示， A埠設計為寫FIFO，並將WE內部置高，其時鐘訊號等同於FIFO的寫訊號，在寫時鐘的上升沿，從FIFO中寫入資料，同時埠A的寫地址遞增加1;B埠設為讀FIFO，將WE內部置低，B埠的時鐘訊號等同於FIFO的讀訊號，在讀時鐘的上升沿，從FIFO中讀取資料。PCI板卡向上位機上傳批次資料時，需要將資料先緩存於FIFO中，FIFO的工作原理是先進先出，透過判斷FIFO的讀、寫地址差值辨別FIFO的空、半滿、滿的狀態資訊。當判別到FIFO半滿，即寫FIFO地址與讀FIFO地址差值達到4 096 B時將產生中斷，LINT#置低，通知PCI9054可以從本地總線上讀取資料。
3.2 系統通訊協議設計
系統通訊協議是為了建立統一的通訊標準，各板卡按照協議傳遞命令、狀態、資料，從而使系統的通用性和可擴充套件性更強。在本系統中上位機與外系統等效器的通訊方式有PCI匯流排通訊和USB匯流排通訊兩種方式，由於PCI匯流排與USB匯流排資料位不同，為了實現協議的標準化，統一二者的通訊協議是本系統設計的關鍵。
標準化協議採用40 b非同步序列通訊方式，通訊包格式為1 b起始位+2 b模式域+32 b資料位+2 b模式域+1 b校驗位+2 b停止位，其中32 b資料位為下發功能板的有效資訊。採用PCI通訊時，上位機發送32 b資料，雙模通訊介面卡接收PCI匯流排資料，並將其打包為40 b序列資料透過光纖下發給背板;採用USB通訊時，上位機下發6 B資料至雙模通訊介面卡，轉換為40 b序列標準資料包下發至背板。
3.3 USB邏輯控制設計
USB介面控制採用FT245RL完成，FT245RL可以自動實現USB介面和並行I/O的協議轉換，晶片內部配置有實現接收和傳送緩衝的兩個FIFO。在本設計中，資料傳輸遵循標準協議，由於FT245RL一次只能傳輸一個位元組的資料，所以上位機需傳送6個位元組的資料以包含標準協議中的所有資訊。USB介面邏輯控制流程圖如圖7所示。
FPGA讀取USB總線上的資料：
(1) 自檢，首先判斷是否為自檢命令，若接收到0x5C，雙模通訊板產生帶有幀結構的遞增資料上傳至上位機，上位機將檢測讀取到資料，若資料正確，則USB 介面通訊正常，自檢正確，上位機可以繼續下發命令或資料，否則切換至PCI匯流排通訊模式;
(2) 讀取命令，確認USB通訊正常後，若接收到0xEB，進入讀取USB介面命令模式，讀取6 B資料，並將其快取至48位的快取暫存器中;
(3) 解析USB命令，D[47：40]表示資料是否為有效資料，D[39：36]為USB工作模式，根據不同的工作模式，進入不同的狀態。若工作模式為下發命令，將按照標準協議將命令資訊進行重組，並轉換為40位的非同步序列資料並下發。若工作模式為讀取狀態，讀取32位狀態資訊增加幀頭0x5C，幀尾0x5C至USB並行埠，依次傳送即可。若工作模式為上傳批次資料，批次資料緩存於8 KB FIFO中，當FIFO達到半滿時，在批次資料前新增幀頭EBEB和幀尾6F6F，再以位元組為單位依次向上位機發送資料。
4 實驗結果
4.1 RS 485訊號測試結果
RS 485差分訊號輸出如圖8所示，RS 485標準閾值為±200 mV。對於RS 485介面晶片而言，時，輸出為“1”;輸出為0。本設計中所以輸出訊號是確定的，試驗結果正確。
4.2 PCM訊號測試結果
PCM碼流的檢測還需另一塊數字量板模擬系統實現傳送字同步訊號、位同步訊號，並將接收到的PCM碼流上傳到上位機進行檢測。圖9為測試板發出的字同步、位同步訊號。
測試板收到PCM資料會上傳至上位機，上位機儲存資料檔案，如圖11所示。此資料包設定模式為遞增數，幀頭、幀尾分別設為0xEB90，0x146F，幀長度設為256 B。
5 結 語
為了對抗惡劣環境的干擾，提高訊號傳輸的可靠性及通用性，外系統等效器採用PCI介面及USB介面雙介面通訊設計，實現了測試系統所需全部介面訊號的輸出。雙介面通訊解決了單介面掉線系統無法正常工作的問題。等效器採用標準化板卡設計，增強了可拓展性以及可移植性，為產品升級及類似產品生產提供了便利，現已成功應用於某航天測量專案中。